LoOPS est le réseau des développeurs de logiciels scientifiques dans les établissements d'Enseignement Supérieur et de Recherche au sud-ouest de Paris. Les développeurs d'autres établissement peuvent bien sûr nous rejoindre et participer. N'hésitez pas à lire la présentation du réseau.
Verrou (https://github.com/edf-hpc/verrou) est un outil permettant d'estimer les erreurs liées à l'arithmétique flottante. Après un bref rappel de son fonctionnement, Bruno LATHUILIERE nous fera un panorama des méthodes de localisation qui permettent d'aider l'utilisateur à corriger son code. Cette rencontre se tiendra à l'Auditorium Irène Joliot-Curie, bâtiment 100 d'IJCLab, de 13h à 14h. Si vous venez en RER, sortez en fin de quai. L'entrée se fera en contrebas du bâtiment 100, côté parking. Liens :...
pyOpenSci est une initiative communautaire née pour soutenir les bonnes pratiques en développement scientifique en Python, mais aussi une juste reconnaissance de l'activité de développement logiciel dans la recherche. Nous vous présenterons ses activités: le guide au packaging python, l'offre de revue par des paires des paquets python issus de la recherche, les collaborations avec d'autres communautés open source. À titre d'exemple nous utiliserons la revue effectuée sur le paquet SunPy. La présentation sera donnée...
Les CRDTs (conflict-free replicated data types) sont des objets représentant des structures de données (texte, listes, dictionnaires...) pouvant être modifiées simultanément et synchronisés efficacement par des algorithmes qui assurent leur convergence dans le temps. Contrairement à une architecture centralisée qui garantirait une unique source de vérité, ils rendent possible une architecture distribuée où chacun possède une copie des données avec la même garantie sur leur cohérence. Les rôles sont alors inversés, les données ne vivent...
JAX est une bibliothèque Python conçue pour l'apprentissage automatique haute performance, en mêlant NumPy, Autograd (différenciation automatique) et XLA (Accelerated Linear Algebra). Venez la découvrir lors d'une matinée d'initiation, à IJCLab le mercredi 26 juin 2024.
Un jour, tout un chacun pourra concevoir son propre processeur ! Et si c'était maintenant ? Bruno Levy nous propose une introduction aux FPGAs et à RISC-V. Dans les locaux d'IJCLab, de 13h à 14h.